prosesor ARM CORTEX A9

Prosesor Cortex-A9
(View Larger Cortex-A9 Processor Image)(Lihat Cortex-A9 Larger Image Processor)
The ARM Cortex™-A9 processor provides unprecedented levels of performance and power efficiency making it an ideal solution for designs requiring high performance in low power or thermally constrained cost-sensitive devices. ARM Cortex-A9 ™ prosesor memberikan tingkat belum pernah terjadi sebelumnya efisiensi kinerja dan daya menjadikannya solusi yang ideal untuk desain yang membutuhkan kinerja tinggi dalam daya rendah atau perangkat biaya-sensitif termal dibatasi.
Available as either a single core or configurable multicore processor, with both synthesizable or hard-macro implementations available. Tersedia baik sebagai single core atau prosesor multicore dikonfigurasi, dengan kedua implementasi disintesis atau hard-makro yang tersedia. This processor can scale across a wide variety of applications while enabling a consistent software investment across multiple markets. Prosesor ini dapat skala di berbagai macam aplikasi saat memungkinkan investasi perangkat lunak yang konsisten di beberapa pasar.

Prosesor Cortex-A9 ARM memberikan kemampuan luar biasa untuk daya kurang dari yang dikonsumsi oleh kinerja tinggi menghitung platform, termasuk
• Unrivalled performance with 2GHz typical operation with the TSMC 40G hard macro implementation Unrivalled kinerja dengan operasi khas 2GHz dengan pelaksanaan 40G TSMC makro keras
• Low power targeted single core implementations into cost sensitive devices daya rendah ditargetkan implementasi single core ke dalam perangkat sensitif biaya
• Scalable up to four coherent cores with advanced MPCore technology Scalable sampai empat core koheren dengan teknologi canggih MPCore
• Optional NEON ™ media and/or floating point processing engine Opsional NEON ™ media dan / atau floating point mesin pengolahan
Applications Aplikasi
The Cortex-A9 processors provide a scalable solution across a wide range of market applications from mobile handsets through to high-performance consumer and enterprise products by sharing the common requirements of: Prosesor Cortex-A9 memberikan solusi yang scalable di berbagai aplikasi pasar dari handset mobile melalui produk-produk berkinerja tinggi konsumen dan perusahaan dengan berbagi persyaratan umum:
• Increased power efficiency with higher performance for lower power consumption; Meningkatkan efisiensi daya dengan kinerja tinggi untuk konsumsi daya yang rendah;
• Increased peak performance for most demanding applications; Peningkatan kinerja puncak bagi aplikasi yang paling menuntut;
• Ability to share software and tool investments across multiple devices; Kemampuan untuk berbagi perangkat lunak dan investasi alat di beberapa perangkat;
Introducing the Cortex-A9 Memperkenalkan-Cortex A9
The Cortex-A9 processors are the highest performance ARM processors implementing the full richness of the widely supported ARMv7 architecture. Prosesor Cortex-A9 merupakan prosesor ARM tertinggi kinerja pelaksanaan kekayaan penuh dari arsitektur ARMv7 didukung secara luas. Designed around the most advanced, high efficiency, dynamic length, multi-issue superscalar, out-of-order, speculating 8-stage pipeline, the Cortex-A9 processors deliver unprecedented levels of performance and power efficiency with the functionality required for leading edge products across the broad range of consumer, networking, enterprise and mobile applications. Dirancang sekitar efisiensi, paling maju tinggi, panjang dinamis, superscalar multi-masalah, out-of-order, berspekulasi pipa 8-tahap, prosesor Cortex-A9 belum pernah terjadi sebelumnya memberikan tingkat kinerja dan efisiensi daya dengan fungsionalitas yang diperlukan untuk memimpin produk tepi di berbagai konsumen, jaringan, enterprise dan aplikasi mobile.
The Cortex-A9 microarchitecture is delivered within either a scalable multicore processor, the Cortex-A9 MPCore™ multicore processor, or as a more traditional processor, the Cortex-A9 single core processor. Mikroarsitektur Cortex-A9 disampaikan dalam salah prosesor multicore MPCore prosesor multicore scalable, yang Cortex-A9 ™, atau sebagai prosesor yang lebih tradisional, Cortex-A9 prosesor single core. Supporting the configuration of 16, 32 or 64KB four way associative L1 caches, with up to 8MB of L2 cache through the optional L2 cache controller, the scalable multicore processor and the single processor provide the broadest flexibility and are each suited to specific applications and markets. Mendukung konfigurasi 16, 32 atau empat cara asosiatif 64KB L1 cache, sampai dengan 8MB L2 cache melalui pengendali cache L2 opsional, prosesor multicore scalable dan prosesor tunggal menyediakan fleksibilitas luas dan masing-masing sesuai untuk aplikasi tertentu dan pasar .

The Cortex-A9 MPCore Multicore Processor The Cortex-A9 MPCore Multicore Processor

The Cortex-A9 MPCore multicore processor integrates the proven and highly successful ARM MPCore technology along with further enhancements to simplify and broaden the adoption of multicore solutions. The MPCore Cortex-A9 prosesor multicore mengintegrasikan teknologi ARM terbukti dan sangat sukses MPCore bersama dengan peningkatan lebih lanjut untuk menyederhanakan dan memperluas adopsi solusi multicore. The Cortex-A9 MPCore processor provides the ability to extend peak performance to unprecedented levels while also supporting design flexibility and new features to further reduce and control the power consumption at the processor and system level. Prosesor Cortex-A9 MPCore menyediakan kemampuan untuk memperluas kinerja puncak ke tingkat yang belum pernah terjadi sebelumnya, sementara juga mendukung fleksibilitas desain dan fitur baru untuk lebih mengurangi dan mengontrol konsumsi daya di tingkat prosesor dan sistem. Targeted implementations of the Cortex-A9 MPCore processor can also offer mobile devices increased peak performance over today's solutions by utilizing the design flexibility and advanced power management techniques offered by the ARM MPCore technology to maintain operation within thermally constrained and the tight mobile power budgets. Target implementasi dari prosesor Cortex-A9 MPCore juga dapat menawarkan perangkat mobile peningkatan kinerja puncak atas solusi saat ini dengan memanfaatkan fleksibilitas desain dan teknik manajemen canggih daya yang ditawarkan oleh teknologi MPCore ARM untuk melanjutkan kegiatan dalam termal dibatasi dan kekuatan anggaran ketat mobile. Using the scalable peak performance, this processor is able to exceed the performance of today's comparable high performance embedded devices and brings a consistent software investment over an extended breadth of markets. Menggunakan kinerja puncak terukur, prosesor ini mampu melampaui performa kinerja yang sebanding tinggi hari ini perangkat embedded dan membawa investasi perangkat lunak konsisten melalui luasnya diperpanjang pasar.
Cortex-A9 Single Core Processor Cortex-A9 Single Core Processor

The Cortex-A9 processor provides unprecedented levels of performance and power efficiency making it an ideal solution for any design requiring high performance in a low-power, cost sensitive, single processor based device. Prosesor Cortex-A9 menyediakan tingkat belum pernah terjadi sebelumnya efisiensi kinerja dan daya menjadikannya solusi yang ideal untuk setiap desain yang membutuhkan kinerja tinggi dalam daya-rendah, biaya sensitif, perangkat berbasis prosesor tunggal. Using a convenient synthesizable flow and IP deliverables, the Cortex-A9 processor provides an ideal upgrade path for existing ARM11 ™ processor-based designs that require higher performance and increased levels of power efficiency within a similar silicon cost and power budget while maintaining a compatible software environment. Menggunakan aliran disintesis nyaman dan pengiriman IP, prosesor Cortex-A9 menyediakan jalur upgrade yang ideal untuk ada ARM11 desain berbasis prosesor ™ yang membutuhkan kinerja yang lebih tinggi dan meningkatkan tingkat efisiensi daya dalam harga silikon yang sama dan anggaran kekuasaan sekaligus mempertahankan sebuah software yang kompatibel lingkungan. The Cortex-A9 single core processor provides dual low-latency Harvard 64-bit AMBA® 3 AXI™ master interfaces for independent instruction and data transactions and are capable of sustaining four double word writes every five processor cycles when copying data across a cached region of memory. The Cortex-A9 prosesor single core menyediakan dual-latency rendah Harvard 64-bit AMBA ® 3 AXI ™ interface master untuk instruksi independen dan transaksi data dan mampu mempertahankan empat kata ganda menulis setiap lima siklus prosesor saat menyalin data di daerah cache dari memori.
Cortex-A9 Hard-macro Implementations for TSMC 40G Hard Cortex A9-makro Implementasi-untuk TSMC 40G

In addition to the single and multicore soft-macros, a popular dual-core configuration is also available as a hard-macro implementation for the TSMC 40G/GL process to minimize the time, risks and costs associated with bringing a high performance Cortex-A9 processor implementation to market. Selain lembut tunggal dan multicore-macro, konfigurasi dual-core yang populer juga tersedia sebagai implementasi keras-makro untuk proses 40G/GL TSMC untuk meminimalkan waktu, risiko dan biaya yang berkaitan dengan membawa kinerja tinggi Cortex-A9 prosesor implementasi untuk pasar. Utilizing the optimized ARM Physical IP and advanced implementation techniques, this hard macro is made available as either a power optimized, or performance optimized implementation Memanfaatkan dioptimalkan ARM IP Fisik dan teknik pelaksanaan canggih, ini makro hard tersedia sebagai kekuatan dioptimalkan, atau kinerja pelaksanaan dioptimalkan
Speed Optimized: The speed-optimized hard macro implementation provides system designers with an industry standard ARM processor incorporating aggressive low-power techniques to further extend ARM's performance leadership into high-margin consumer and enterprise devices within the power envelope necessary for compact, high-density and thermally constrained environments. Speed Dioptimalkan: The-dioptimalkan keras pelaksanaan makro kecepatan menyediakan perancang sistem dengan standar ARM prosesor industri menggabungkan daya-rendah teknik agresif untuk memperpanjang kinerja kepemimpinan's ARM ke-margin konsumen tinggi dan perangkat perusahaan dalam amplop daya yang diperlukan untuk kompak,-kepadatan tinggi dan termal dibatasi lingkungan. This hard macro implementation operates in excess of 2GHz when selected from typical silicon and represents an ideal solution for high-margin performance-oriented applications. Implementasi makro keras beroperasi di lebih dari 2GHz saat dipilih dari silikon yang khas dan merupakan solusi ideal untuk aplikasi high-margin berorientasi kinerja.
Power Optimized : In many thermally constrained applications such as set-top boxes , DTVs , printers and other feature-rich consumer and high-density enterprise applications, energy efficiency is of paramount importance. Power Dioptimalkan: Dalam aplikasi termal banyak dibatasi seperti set-top box , DTVs , printer dan konsumen lain yang kaya fitur dan aplikasi perusahaan-kepadatan tinggi, efisiensi energi sangat penting. The Cortex-A9 power-optimized hard macro implementation delivers its peak performance of 4000 DMIPS while consuming less than 250mW per CPU when selected from typical silicon. The Cortex-A9 daya dioptimalkan implementasi makro keras memberikan performa puncaknya 4000 DMIPS sementara mengkonsumsi kurang dari 250mW per CPU saat dipilih dari silikon khas.
The hard macro implementations include ARM AMBA-compliant high performance system components to maximize data traffic speed and minimize power consumption and silicon area. Implementasi makro keras termasuk ARM AMBA-compliant komponen sistem kinerja tinggi untuk memaksimalkan kecepatan data lalu lintas dan meminimalkan konsumsi daya dan daerah silikon. Each Cortex-A9 hard macro implementation also includes the CoreSight™ Program Trace Macrocell ( PTM ) which provides full visibility into the processor's instruction flow enabling the software community to develop code for optimal performance. Setiap Cortex-A9 implementasi makro keras juga termasuk CoreSight ™ Program Trace macrocell ( PTM ) yang menyediakan visibilitas lengkap ke Teman instruksi aliran prosesor memungkinkan komunitas perangkat lunak untuk mengembangkan kode untuk kinerja yang optimal. Also included within the macro is the ARM high performance L2 cache controller supporting configurations between 128K and 8M of L2 cache memory. Juga termasuk dalam makro adalah performa tinggi ARM L2 cache controller mendukung konfigurasi antara 128K dan memori 8M L2 cache.

Cortex-A9 Cortex-A9
Architecture Arsitektur ARMv7-A Cortex ARMv7-Cortex A
Dhrystone Performance Dhrystone Kinerja 2.50 DMIPS/MHz per core 2,50 DMIPS / MHz per inti
Multicore Multicore 1-4 cores 1-4 core
Single core version also available Single core versi juga tersedia
ISA Support ISA Dukungan • ARM ARM
• Thumb®-2 / Thumb Thumb ® -2 / Thumb
• Jazelle® DBX and RCT Jazelle ® DBX dan RCT
• DSP extenstion DSP extenstion
• Advanced SIMD NEON™ unit (Optional) Advanced SIMD NEON ™ unit (Opsional)
• Floating Point Unit (Optional) Floating Point Unit (Opsional)
Memory Management Manajemen Memori Memory Management Unit Memory Management Unit
Debug and Trace Debug dan Trace CoreSight™ DK-A9 (available separately) CoreSight ™ DK-A9 (tersedia secara terpisah)
Cortex-A9 Key Features Cortex-A9 Fitur Utama
TrustZone® Technology TrustZone ® Teknologi
Ensures reliable implementation of security applications ranging from digital rights management to electronic payment. Memastikan pelaksanaan dapat diandalkan aplikasi keamanan mulai dari manajemen hak digital untuk pembayaran elektronik. Broad support from technology and industry Partners Broad dukungan dari Mitra teknologi dan industri
Thumb-2 Technology Thumb-2 Teknologi Delivers the peak performance of traditional ARM code while also providing up to a 30% reduction in memory required to store instructions. Memberikan kinerja puncak kode ARM tradisional sementara juga menyediakan sampai dengan pengurangan 30% dalam memori yang dibutuhkan untuk menyimpan instruksi.
Jazelle RCT and DBX Technology Jazelle RCT dan Teknologi DBX Provides up to 3x reduction on code size for Just-in-time (JIT) and ahead-of-time compilation of bytecode languages while also supporting direct byte code execution of Java instructions for acceleration in traditional virtual machines Menyediakan sampai 3x reduksi pada kode ukuran untuk Just-in-time (JIT) dan di depan-penyusunan-waktu bahasa bytecode sementara juga mendukung eksekusi kode langsung byte instruksi Java untuk percepatan dalam mesin virtual tradisional
Optimized Level 1 Caches Optimized Tingkat 1 Caches Performance and power optimized L1 caches combine minimal access latency techniques to maximize performance and minimize power consumption. Kinerja dan daya dioptimalkan L1 cache menggabungkan teknik latensi akses minimal untuk memaksimalkan kinerja dan meminimalkan konsumsi daya. Also providing the option for cache coherence for enhanced inter-processor communication or support of rich SMP capable OS for simplified multicore software development Juga menyediakan pilihan bagi koherensi cache untuk komunikasi antar-prosesor ditingkatkan atau dukungan OS SMP kaya mampu untuk pengembangan perangkat lunak multicore disederhanakan
Optional Level 2 Cache Controller Opsional Level 2 Controller Cache Providing low latency and high bandwidth access to up to 8 MB of cached memory in high frequency designs, or design needing to reduce the power consumption associated with off chip memory access Memberikan latency rendah dan akses bandwidth tinggi hingga 8 MB memori cache dalam desain frekuensi tinggi, atau desain perlu untuk mengurangi konsumsi daya yang terkait dengan akses memori off chip

Advanced Multicore Technologies Multicore Advanced Technologies
Snoop Control Unit Snoop Control Unit The SCU is the central intelligence in the ARM multicore technology and is responsible for managing the interconnect, arbitration, communication, cache-2-cache and system memory transfers, cache coherence and other capabilities for all multicore technology enabled processors. SCU adalah intelijen sentral dalam teknologi multicore ARM dan bertanggung jawab untuk mengelola interkoneksi, arbitrase, komunikasi, cache-2-cache dan transfer sistem memori, koherensi cache dan kemampuan lainnya untuk semua teknologi multicore prosesor diaktifkan. The Cortex-A9 MPCore processor for the first time also exposes these capabilities to other system accelerators and non-cached DMA driven mastering peripherals so as to increase the performance and reduce the system wide power consumption by sharing access to the processor's cache hierarchy. The MPCore Cortex-A9 prosesor untuk pertama kalinya ini juga menyebabkan kemampuan untuk akselerator sistem lainnya dan non-cache peripheral DMA menguasai didorong sehingga dapat meningkatkan kinerja dan mengurangi konsumsi daya sistem lebar berbagi akses ke hirarki cache prosesor. This system coherence also reduces the software complexity involved in otherwise maintaining software coherence within each OS driver. Koherensi sistem ini juga mengurangi kompleksitas perangkat lunak yang terlibat dalam dinyatakan mempertahankan koherensi dalam masing-masing perangkat lunak driver OS.
Accelerator Coherence Port Coherence Accelerator Port This AMBA ® 3 AXI™ compatible slave interface on the SCU provides an interconnect point for a range of system masters that for overall system performance, power consumption or reasons of software simplification are better interfaced directly with the Cortex-A9 MPCore processor. Ini AMBA ® 3 AXI ™ kompatibel antarmuka budak di SCU menyediakan interkoneksi titik untuk berbagai sistem yang master untuk kinerja sistem secara keseluruhan, konsumsi daya atau alasan penyederhanaan perangkat lunak yang lebih baik dihubungkan langsung dengan A9 MPCore prosesor-Cortex. This interface acts as a standard AMBA 3 AXI slave, and supports all standard read and write transactions without any additional coherence requirements placed on attached components. Antarmuka ini bertindak sebagai budak 3 standar AMBA AXI, dan mendukung standar semua membaca dan menulis transaksi tanpa persyaratan koherensi tambahan ditempatkan pada komponen terpasang. However, any read transactions to a coherent region of memory will interact with the SCU to test whether the required information is already stored within the processor L1 caches. Namun, setiap membaca transaksi ke daerah koheren memori akan berinteraksi dengan SCU untuk menguji apakah informasi yang dibutuhkan sudah tersimpan dalam prosesor L1 cache. If it is, it is returned directly to the requesting component. Jika ya, itu dikembalikan langsung ke komponen meminta. If it missed in the L1 cache, then there is also the opportunity to hit in L2 cache before finally being forwarded to the main memory. Jika tidak terjawab di L1 cache, maka ada juga kesempatan untuk memukul dalam cache L2 sebelum akhirnya diteruskan ke memori utama. Write transactions to any coherent memory region, the SCU will enforce coherence before the write is forwarded to the memory system. Tulis transaksi untuk setiap wilayah memori yang koheren, SCU akan menegakkan koherensi sebelum menulis diteruskan ke sistem memori. The transaction may also optionally allocate into the L2 cache hence removing the power and performance impact of writing directly through to the off chip memory Transaksi ini juga dapat opsional mengalokasikan ke L2 cache sehingga mengurangi dampak kekuatan dan kinerja menulis langsung melalui ke memori off chip
Generic Interrupt Controller Generik Interrupt Controller Implementing the standardized and architected interrupt controller, the GIC provides a rich and flexible approach to inter-processor communication and the routing and prioritisation of system interrupts. Melaksanakan interrupt controller standar dan arsitek, yang GIC memberikan pendekatan yang kaya dan fleksibel untuk komunikasi antar-prosesor dan mendahulukan routing dan sistem interrupt. Supporting up to 224 independent interrupts, under software control, each interrupt can be distributed across CPU, hardware prioritised, and routed between the operating system and TrustZone software management layer. Mendukung sampai 224 interrupts independen, di bawah kontrol perangkat lunak, setiap interupsi dapat didistribusikan di seluruh CPU, perangkat keras diprioritaskan, dan diteruskan antara sistem operasi dan TrustZone manajemen lapisan software. This routing flexibility and the support for virtualization of interrupts into the operating system, provides one of the key features required to enhance the capabilities of a solution utilizing a paravirtualization manager. Ini fleksibilitas routing dan dukungan untuk virtualisasi interrupts ke dalam sistem operasi, menyediakan salah satu fitur kunci yang diperlukan untuk meningkatkan kemampuan solusi menggunakan manajer paravirtualization.

Advanced Optional Technologies Opsional Advanced Technologies
Cortex-A9 NEON Media Processing Engine (MPE) Cortex-A9 NEON Media Processing Engine (MPE) The Cortex-A9 MPE can be used with either of the Cortex-A9 processors and provides an engine that offers both the performance and functionality of the Cortex-A9 Floating-Point Unit plus an implementation of the NEON Advanced SIMD instruction set for further acceleration of media and signal processing functions. The-A9 MPE Cortex dapat digunakan dengan salah satu dari prosesor Cortex-A9 dan menyediakan mesin yang menawarkan kinerja dan fungsionalitas dari Cortex A9-Floating-Point Unit plus sebuah implementasi dari NEON instruksi SIMD Advanced ditetapkan untuk percepatan lebih lanjut media dan fungsi pemrosesan sinyal. The MPE extends the Cortex-A9 processor's floating-point unit (FPU) to provide a quad-MAC and additional 64-bit and 128-bit register set supporting a rich set of SIMD operations over 8, 16 and 32-bit integer and 32-bit Floating-Point data quantities every cycle. The MPE memperluas-A9 prosesor Cortex's -point unit floating (FPU) untuk memberikan quad-MAC dan tambahan 64-bit dan 128-bit register set mendukung satu set kaya operasi SIMD lebih dari 8, 16 dan-bit integer 32 dan 32 -bit Floating-Point jumlah data setiap siklus.
Cortex-A9 Floating-Point Unit (FPU) Cortex A9 Floating-Point Unit (FPU) When implemented along with either of the Cortex-A9 processors, the FPU provides high-performance single, and double precision Floating-Point instructions compatible with the ARM VFPv3 architecture that is software compatible with previous generations of ARM Floating-Point coprocessor . Ketika dilaksanakan bersama dengan salah satu prosesor Cortex-A9, FPU menyediakan performa tinggi tunggal, dan double presisi Floating-Point instruksi yang kompatibel dengan arsitektur VFPv3 ARM yang merupakan perangkat lunak kompatibel dengan generasi sebelumnya coprocessor Floating-Point ARM .

Description Deskripsi AMBA Bus Bus AMBA System IP Components Sistem IP Komponen
Advanced AMBA 3 Interconnect IP Advanced AMBA 3 Interconnect IP AXI AXI NIC-301, PL301 NIC-301, PL301
DMA Controller DMA Controller AXI AXI DMA-330 , PL330 DMA-330, PL330

Level 2 Cache Controller Cache Level 2 Controller AXI AXI L2C-310 , PL310 L2C-310, PL310

Dynamic Memory Controller Dynamic Memory Controller AXI AXI DMC-340 , PL340 DMC-340, PL340

DDR2 Dynamic Memory Controller DDR2 Memory Controller Dinamis AXI AXI DMC-342 DMC-342

Static Memory Controller Static Memory Controller AXI AXI SMC-35x , PL35x SMC-35x, PL35x
TrustZone Address Space Controller TrustZone Ruang Alamat Controller AXI AXI PL380 PL380
CoreSight™ Design Kit CoreSight ™ Kit Design ATB ATB CDK-11 CDK-11

Media Processors Media Prosesor
The Mali™ family of products combine to provide the complete graphics stack for all embedded graphics needs, enabling device manufacturers and content developers to deliver the highest quality, cutting edge graphics solutions across the broadest range of consumer devices. Para ™ keluarga Mali produk menggabungkan untuk memberikan grafis yang lengkap stack untuk semua kebutuhan grafis tertanam, memungkinkan perangkat produsen dan pengembang konten untuk memberikan kualitas tertinggi, memotong tepi solusi grafis yang luas di seluruh perangkat konsumen.
Mali-400 GPU Mali-400 GPU
World's first OpenGL ES 2.0 conformant multi-core GPU provides 2D and 3D acceleration with performance scalable up to 1080p resolution pertama di dunia OpenGL ES 2.0 GPU multi-core konforman memberikan akselerasi 2D dan 3D dengan kinerja scalable up to 1080p resolusi
Mali-200 GPU Mali-200 GPU
High performance graphical processor providing advanced 2D and 3D acceleration. Tinggi kinerja prosesor grafis yang menyediakan 2D maju dan akselerasi 3D. Supports OpenGL ES 2.0 Mendukung OpenGL ES 2.0

Physical IP Fisik IP
ARM ® Physical IP Platforms deliver process optimized IP, for best-in-class implementations of the Cortex-A9 processor at 40nm and below. ARM ® Fisik IP Platform memberikan proses dioptimalkan IP, untuk-dalam-kelas implementasi terbaik dari prosesor Cortex-A9 di 40nm dan bawah.
Standard Cell Logic Libraries Logic Cell Standar Perpustakaan
Available in a variety of different architectures ARM Standard Cell Libraries support a wide performance range for all types of SoC designs. Tersedia dalam berbagai arsitektur yang berbeda ARM Standard Cell Library mendukung berbagai macam kinerja untuk semua jenis desain SoC. Designers can choose between different libraries and optimize their designs for speed, power and/or area Desainer dapat memilih antara perpustakaan yang berbeda dan mengoptimalkan desain untuk kecepatan, daya dan / atau area
Memory Compilers and Registers Compiler memori dan register
A broad array of silicon proven SRAM , Register File and ROM memory compilers for all types of SoC designs ranging from performance critical to cost sensitive and low power applications. Sebuah array yang luas dari silikon terbukti SRAM , Pendaftaran File dan memori ROM kompiler untuk semua jenis SoC desain mulai dari kinerja penting untuk biaya rendah daya aplikasi dan sensitif.
Interface Libraries Interface Perpustakaan
A broad portfolio of silicon-proven Interface IP designed to meet varying system architectures and standards. General Purpose I/O , Specialty I/O , High Speed DDR and Serial Interfaces are optimized to deliver high data throughput performance with low pin counts. Sebuah portofolio luas terbukti Interface IP-silikon yang dirancang untuk memenuhi berbagai arsitektur sistem dan standar. General Purpose I / O , Specialty I / O , Kecepatan Tinggi DDR dan Antarmuka serial yang dioptimalkan untuk memberikan data kinerja throughput yang tinggi dengan jumlah pin rendah.